LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL LANJUTAN

JK FLIP-FLOP DAN GATED SR FLIP-FLOP



OLEH

NAMA : Qeisa Thufeila

NIM : 221331025

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2022-2023

KETERANGAN

1. Judul Praktek : JK Flip-flop dan Gated SR Flip-Flop
2. Tanggal Praktek : 31 Agustus 2023
3. Tanggal Pengumpulan Laporan : 5 September 2023
4. Nama Praktikan : Qeisa Thufeila
5. Nama Partner : Muhammad Shafwan Abdul A
6. Nama Dosen : Mina Naidah Gani, DUT, ST, M.Eng
   Rahmawati Hasanah S.ST., M.T.

DAFTAR ISI

DAFTAR ISI 3
I. MAKSUD DAN TUJUAN PERCOBAAN 4
II. DASAR TEORI 4
III. ALAT-ALAT YANG DIPERGUNAKAN 8
IV. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN 10
V. TABEL PERCOBAAN DAN FOTO PERCOBAAN 11
VI. ANALISA DATA 17
VII. KESIMPULAN 19
VIII. DAFTAR PUSTAKA 20

I. MAKSUD DAN TUJUAN PERCOBAAN

Setelah melakukan praktikum ini mahasiswa dapat:

1. Mahasiswa dapat mengetahui rangkaian JK FF dan Gated SR FF
2. Mahasiswa mengetahui prinsip kerja JK FF dan Gated SR FF
3. Mahasiswa memperhatikan dan memahami JK FF dan Gated SR FF.

II. DASAR TEORI

2.1 Rangkaian Logika Sekunsial

Pada rangkaian logika kombinasional, diketahui bahwa keadaan output dari rangkaian tersebut hanya atau sangat bergantung pada kombinasi sinyal inputnya. Begitu kondisi inputnya berubah, maka keadaan outputnya pun secara otomatis berubah pula. Keadaan output dari suatu rangkaian logika kombinasional tidak bergantung pada keadaan input sebelumnya sehingga apabila ada informasi baru masuk, maka rangkaian tersebut akan segera meresponnya tanpa mengingat input yang sebelumnya (artinya tidak punya daya ingat atau memory). Untuk mengatasi keadaan ini, dibutuhkan suatu rangkaian yang outputnya tidak hanya bergantung pada input, tetapi juga bergantung pada keadaan output sebelumnya. Rangkaian yang seperti ini dinamakan dengan istilah rangkaian logika sekuensial. Dengan kata lain, rangkaian logika sekuensial sudah mempunyai mengingat yang baik atau mempunyai memory yang baik.

Rangkaian dasar yang dapt dipakai untuk membentuk rangkaian logika sekuensial dinamakan rangkaian multivibrator dan rangkaian flip-flop karena kondisi kedua outpunya selalu stabil.

2.2 Rangkaian Flip-flop


Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-

flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.

Flip-flop juga dapat digunakan sebagai penghitung detak dan sebagai penyinkronsasian input sinyal waktu variabel untuk beberapa sinyal waktu referensi.

- Jenis-jenis rangkaian flip-flop

1. JK Flip-Flop (Master Slave JK Flip-Flop)




Mode Operasi	Masukan			Keluaran	
	CK	J	K	Q	Q'
NC	⎍	0	0	Tidak berubah	
Reset	⎍	0	1	0	1
Set	⎍	1	0	1	0
Togel	⎍	1	1	Keadaan Berlawanan	

JK Flip-flop adalah jenis flip-flop yang tidak memiliki kondisi terlarang yang berarti jika diberi nilai berapapun dalam inputannya asalkan memiliki clock maka ajan terdapat perubahan dalam keluarannya.

2. RS Flip-Flop

RS FF ini adalah dasar dari semua Flip-flop yang memiliki 2 gerbang inputan / masukan yaitu R dan S. R artinya “RESET” dan S artinya “SET”. Flip-flop yang satu ini mempunyai 2 keluaran / outputyaitu Q dan Q`.


Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not .



S	R	Q	$\overline{Q}$
0	0	no change	
0	1	0	1
1	0	1	0
1	1	undefined	

3. D Flip-Flop

D Flip-flop merupakan salah satu jenis Flip-flop yang dibangun dengan menggunakan Flip-flop RS. Perbedaan dengan Flip-flop RS terletak pada inputan R, pada D Flip-flop inputan R terlebih dahulu diberi gerbang NOT. maka setiap masukan ke D FF ini akan memberi keadaan yang berbeda pada input RS, dengan demikian hanya terdapat 2 keadaan "SET" dan "RESET" S=0 dan R=1 atau S=1 dan R=0, jadi dapat disi. Berikut adalah gambar dari symbol dan data sheet D Flip – flop.




4. CRS Flip-Flop

Adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not. Berikut adalah gambar dari Symbol dan Tabel kebenaran dari RS Flip – flop.

5. T Flip-Flop

T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah. Berikut adalah gambar tabel kebenaran gerbang logika dan symbol dari T Flip – flop.












2.3 IC


IC merupakan singkatan dari Integrated Circuit. Secara singkat, Pengertian IC adalah sebuah komponen elektronika aktif. Yang mana di dalamnya terdiri dari kumpulan ribuan atau bahkan jutaan resistor, transistor, dioda dan juga kapasitor.

Semua elemen-elemen tersebut terangkai menjadi satu dalam sebuah komponen elektronika kemudian diintegrasikan dalam sebuah kemasan kecil yang kita kenal sebagai IC.



IC berfungsi sebagai gerbang logika yang bertugas untuk mengendalikan sebuah rangkaian. Ketika menggunakan IC, maka perangkat elektronik akan memiliki bentuk yang mungil atau portabel. Inilah mengapa tampilannya bisa menjadi lebih ringkas, praktis dan lebih modern.

No	NAMA	TIPE IC	Simbol Logika	Persamaan	Tabel Kebenaran
1	AND	7408		$X=A.B$	
2	OR	7432		$X=A+B$	
3	NOT	7404		$X=\overline{A}$	
4	NAND	7400		$X=\overline{A.B}$	
5	NOR	7402		$X=\overline{A+B}$	
6	Ex-OR	7486		$X=A \oplus B$	
7	Ex-NOR			$X=\overline{A \oplus B}$	

III. ALAT-ALAT YANG DIPERGUNAKAN

No	Alat dan Komponen	Gambar
1	**Protboard**	


2	**Power supply**	
3	**Kabel Jumper**	
4	**Resistor 330 Ohm**	

5	**IC**	
6	**LED**	

IV. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN

A. Rangkaian Gated SR Flip-Flop


1. Menyetel tegangan power supply sebesar 5 V
2. Membuat jalur +5V (=Vcc) dan 0V (=gnd) di atas protoboard.
3. Membuat rangkaian dibawah ini diatas protoboard menggunakan IC 7408 dan 7402




B. Rangkaian JK Flip-Flop

1. Menyetel tegangan power supply sebesar 5 V
2. Membuat jalur +5V (=Vcc) dan 0V (=gnd) di atas protoboard.

3. Membuat rangkaian multivibrator astable(clock) di atas protoboard menggunakan IC 7413



4. Cek LED sudah kedap kedip selama 1 detik atau belum. Jika belum atur potensiometer agar sesuai dengan yang diharapkan.
5. Membuat rangkaian untuk menyambungkan output clock dengan rangkaian dibawah ini menggunakan IC 7473.



V. TABEL PERCOBAAN DAN FOTO PERCOBAAN

A. Tabel Kebenaran

5.1 Rangkaian Gated SR Flip-Flop

No	Input			Output	
	G	S	R	Q	Q’
1	0	0	0	Q	Q’
2	0	0	1	Q	Q’
3	0	1	0	Q	Q’

4	0	1	1	Q	Q’
5	1	0	0	Q	Q’
6	1	0	1	0	1
7	1	1	0	1	0
8	1	1	1	0	0





5.2 Rangkaian JK Flip-Flop





No	Input		Output		Keterangan
	J	K	Q	Q’	
1	0	0	0	0	HOLD
2	0	0	1	1	HOLD
3	0	1	0	0	SET
4	0	1	1	0	SET
5	1	0	0	1	RESET
6	1	0	1	1	RESET
7	1	1	0	1	TOUGGLE
8	1	1	1	0	TOUGGLE

B. Foto Praktikum

5.3 Rangkaian Gated SR Flip-Flop







No	Input			Output		Keterangan	Foto Praktikum
	G	S	R	Q	Q’		







1	0	0	0	Q	Q’	HOLD	
2	0	0	1	Q	Q’	HOLD	
3	0	1	0	Q	Q’	HOLD	
4	0	1	1	Q	Q’	HOLD	





5	1	0	0	Q	Q’	HOLD	
6	1	0	1	0	1	RESET	
7	1	1	0	1	0	SET	
8	1	1	1	0	0	UNUSED	

5.4 Rangkaian JK Flip-Flop

No	Input		Output		Keterangan	Foto Praktikum
	J	K	Q	Q’		

1	0	0	0	0	HOLD	 
2	0	0	1	1	HOLD	 
3	0	1	0	0	SET	 

4	0	1	1	0	SET	 
5	1	0	0	1	RESET	 
6	1	0	1	1	RESET	 

7	1	1	0	1	TOUGGLE	 
8	1	1	1	0	TOUGGLE	 

VI. ANALISA DATA

Rangkaian Gated SR Flip-Flop

No	Input			Output		Keterangan
	G	S	R	Q	Q’	
1	0	0	0	Q	Q’	HOLD
2	0	0	1	Q	Q’	HOLD
3	0	1	0	Q	Q’	HOLD
4	0	1	1	Q	Q’	HOLD

5	1	0	0	Q	Q’	HOLD
6	1	0	1	0	1	RESET
7	1	1	0	1	0	SET
8	1	1	1	0	0	UNUSED

Dari praktikum yang dilakukan dapat dianalisis bahwa :

1. Untuk input G ketika berada di 0 atau berada pada ground output yang dihasilkan akan Q dan Q’ dan menjadi keadaan HOLD.
2. Ketika keadaan G di positif maka output akan memiliki nilai tetapi untuk keadaan ketika S dan R nol maka keadaan akan menjadi HOLD
3. Ketika keluaran dari Q adalah 1 dan Q’ adalah 0 maka keadaan akan menjadi RESET
4. Ketika keluaran dari Q adalah 0 dan Q’ adalah 1 maka keadaan akan menjadi SET
5. Sedangkan ketika keluaran dari Q adalah 0 dan Q’ adalah 0 maka keadaan akan menjadi UNUSED

Rangkaian JK Flip-Flop

No	Input		Output		Keterangan
	J	K	Q	Q’	
1	0	0	0	0	HOLD
2	0	0	1	1	HOLD
3	0	1	0	0	SET
4	0	1	1	0	SET
5	1	0	0	1	RESET
6	1	0	1	1	RESET
7	1	1	0	1	TOUGGLE
8	1	1	1	0	TOUGGLE

Dari praktikum yang dilakukan dapat dianalisis bahwa :

1. Untuk input J dan K ketika berada di 0 atau berada pada ground output yang dihasilkan akan Q dan Q’ dan menjadi keadaan HOLD.
2. Untuk input J dalam keadaan 0 dan K ketika berada di 1 output yang dihasilkan akan Q dan Q’ dan menjadi keadaan SET.
3. Untuk input J dalam keadaan 1 dan K ketika berada di 0 output yang dihasilkan akan Q dan Q’ dan menjadi keadaan RESET.
4. Untuk input J dan K ketika berada di 1 output yang dihasilkan akan Q dan Q’ dan menjadi keadaan TOUGGLE.

VII. KESIMPULAN

Dari prakrikum yang dilakukan dapat disimpulkan bahwa:

Prinsip kerja Gated SR Flip Flop sama seperti prinsip kerja SR Flip flop hanya ditambah saja terminal gated yang akan mengatur keadaan SET dan RESET dari flip flop ini sehingga kondisi hold/memory pada tabel kebenarannya semakin banyak. Jika input gated 0, dapat dipastikan bahwa outputnya dalam keadaan memory/hold.

Prinsip kerja JK flip-flop yaitu jika J=1 dan K=0, flip-flop master diset pada saat pinggiran pulsa clock positif diberikan. Keluaran Q yang tinggi dari flip-flop utama mendrive masukan J pada flip-flop slave, maka pada saat pinggian pulsa clock negatif diberikan, flip-flop slave diset, menyamai kerja flip-flop master. Jika J=0 dan K=1, flip-flop master direset pada saat pinggiran naik pulsa clock diberikan. Keluaran Q yang tinggi dari flip-flop master menuju ke masukan K pada flip-flop slave. Oleh karenanya, kedatangan pinggiran turun pulsa clock mendorong flip-flop slave untuk reset. Sekali lagi, flip-flop slave menyamai kerja flip-flop master.

VIII. DAFTAR PUSTAKA

[1] M. H. Widianto, "binus.ac.id," [Online]. Available: https://binus.ac.id/bandung/2019/12/flip-flop-dan-jenis-jenisnya/. [Accessed 2 Agustus 2023].

[2] Z. Zukhri, "dspace," 3 juni 2018. [Online]. Available: https://dspace.uii.ac.id/bitstream/handle/123456789/7746/05.%202%20bab%202.pdf?sequence=6&isAllowed=y. [Accessed 6 februari 2023].